高度集成多协议四种工作模式非接触读写器芯片TSC9812
分类: 读写器芯片&手机NFC芯片
发布时间: 2018-05-30 06:40

产品详情
一、概述
TSC9812是一个高度集成的非接触读写芯片,集成了13.56MHz下的各种主动/被动式非接触通信方法和协议。
TSC9812传输模块支持4种不同的工作模式:
读写器模式,支持ISO 14443A / MIFARE®和FeliCa机制
读写器模式,支持ISO 14443B机制
卡操作模式,支持ISO 14443A / MIFARE®和FeliCa机制
NFCIP-1模式。
二、产品特点
- 高度集成的模拟电路,解调和译码响应
- 输出缓冲驱动器通过最少量的外部无源器件连接天线
- 集成了RF场检测器
- 集成了数据模式检测器
- 支持ISO 14443A / MIFARE®
- 支持ISO 14443B读/写
- 在读写器模式中典型工作距离超过50mm,具体距离由天线尺寸、调谐和电源决定
- 在NFCIP-1模式下工作距离高达50mm,具体视天线的尺寸、调谐以及电源而定
- 在卡操作模式中典型工作距离约为100mm,具体距离由天线尺寸、调谐和外部场强度决定
- 在读写器模式中支持MIFARE® Classic加密
- 支持ISO 14443A更高传输速率的通信:212kbit/s和424kbit/s
- 在FeliCa模式下,可支持212kbit/s和424kbit/s的通信波特率
- 支持S2C接口
- 集成了NFCIP-1的RF接口,传输速率高达424kbit/s
-
支持主机接口:
-SPI接口,高达10Mbit/s
-I2C接口,快速模式为400kbit/s,高速模式为3400kbit/s
-不同传输速率的串行UART,高达1228.8kbit/s,帧随RS232接口而定,接口的电压电平取决于端口的电源
-8位并行接口,带/不带地址锁存使能
- 充裕的64字节发送和接收FIFO缓冲区
- 灵活的中断模式
- 硬件复位,带有低功耗功能
- 软件掉电模式
- 可编程定时器
- 内部振荡器连接27.12MHz的石英晶体
- 2.5V~3.6V的电源
- CRC 协处理器
- 可编程 I/O 引脚
- 内部自测试
三、封装引脚
TSC9812(QFN32)封装引脚

引脚定义:
引脚序号 | 引脚名称 | 类型 | 引脚说明 |
1 | A1 | I | 地址线 |
2 | PVDD | P | 引脚供电 |
3 | DVDD | P | 芯片供电 |
4 | DVSS | G | 数字地 |
5 | PVSS | G | 引脚地 |
6 | NRSTPD | I |
复位/休眠(Power Down控制脚0电平时内部电路进入 power down状态。 当产生一个上升沿时内部电路复位 |
7 | MFIN | I | 测试信号输入 |
8 | SIGOUT | O | 测试信号输出 |
9 | SVDD | P | MFIN、MFOUT引脚供电 |
10 | TVSS | G | 发射电路地 |
11 | TX1 | O | 发射输出脚1 |
12 | TVDD | P | 发射电路供电 |
13 | TX2 | O | 发射输出脚2 |
14 | TVSS | G | 发射电路地 |
15 | AVDD | P | 模拟电路供电 |
16 | VMID | P | 内部参考电压 |
17 | RX | I | 射频输入引脚 |
18 | AVSS | G | 模拟地 |
19 | AUX1 | O | 测试输出1 |
20 | AUX2 | O | 测试输出2 |
21 | OSCIN | I | 27.12M晶振输入,也作外部时钟输入 |
22 | OSCOUT | O | 27.12M晶振输出 |
23 | IRQ | O | 中断输出 |
24 | ALE | I | 地址锁存使能:为高时将 AD0~AD5 锁存为内部地址 |
25~31 | D1~D7 | I/O |
8bit双向数据总线 备注:如果主机控制器选择I2C作为数字主机控制器接口,这些引脚可以用来定义I2C总线地址 备注:对于串行接口,这些引脚可用于测试信号或I/O口。 |
32 | AO | I | 地址线 |
表1-1 TSC9812 QFN32封装引脚说明
TSC9812(QFN40)封装引脚

图1-2 TSC9812QFN40封装引脚图(TOP VIEW)
引脚定义:
引脚序号 | 引脚名称 | 类型 | 引脚说明 |
1 | A2 | I | 地址线 |
2 | A3 | I | 地址线 |
3 | A4 | I | 地址线 |
4 | A5 | I | 地址线 |
5 | PVDD | P | 引脚供电 |
6 | DVDD | P | 芯片供电 |
7 | DVSS | G | 数字地 |
8 | PVSS | G | 引脚地 |
9 | NRSTPD | I |
复位/休眠(Power Down控制脚0电平时内部电路进入 power down状态。 当产生一个上升沿时内部电路复位 |
10 | SIGIN | I | 测试信号输入 |
11 | SIGOUT | O | 测试信号输出 |
12 | SVDD | P | MFIN、MFOUT引脚供电 |
13 | TVSS | G | 发射电路地 |
14 | TX1 | O | 发射输出脚1 |
15 | TVDD | P | 发射电路供电 |
16 | TX2 | O | 发射输出脚2 |
17 | TVSS | G | 发射电路地 |
18 | AVDD | P | 模拟电路供电 |
19 | VMID | P | 内部参考电压 |
20 | RX | I | 射频输入引脚 |
21 | AVSS | G | 模拟地 |
22 | AUX1 | O | 测试输出1 |
23 | AUX2 | O | 测试输出2 |
24 | OSCIN | I | 27.12M晶振输入,也作外部时钟输入 |
25 | OSCOUT | O | 27.12M晶振输出 |
26 | IRQ | O | 中断输出 |
27 | NWR | I | 写:TSC9812寄存器写入数据( D0~D7)选通 |
28 | NRD | I | 读:TSC9812寄存器读取数据( D0~D7)选通 |
29 | ALE | I | 地址锁存使能:为高时将 AD0~AD5 锁存为内部地址 |
30 | NCS | I | 选择和激活TSC9812的主机控制器接口 |
31~38 | D1~D7 | I/O |
8bit双向数据总线 备注:如果主机控制器选择I2C作为数字主机控制器接口,这些引脚可以用来定义I2C总线地址 备注:对于串行接口,这些引脚可用于测试信号或I/O口。 |
39~40 | A0 to A1 | I | 地址线 |
表1-2 TSC9812QFN40封装引脚说明
四、电气参数
极限额定参数
参数 | 最小值 | 最大值 | 单位 |
存储温度 | -30 | +85 | ℃ |
AVDD,DVDD,TVDD、PVDD、SVDD | 2.5 | 3.6 | V |
ESD(HMB) | 2 | KV | |
ESD(CDM) | 200 | V |
表2-1 TSC9883极限额定参数件
注:如果外交条件超过“极限额定参数”的额定值,将会对芯片造成永久性的破坏。
主要电气指标
符号 | 参数 | 条件 | 最小值 | 典型值 | 最大值 | 单位 |
AVDD | 模拟电源 | VPVDD≤VAVDD=VDVDD≤VTVDD | 2.5 | 3.3 | 3.6 | V |
DVDD[1] | 数字电源 | VPVDD≤VAVDD=VDVDD≤VTVDD | 2.5 | 3.3 | 3.6 | V |
TVDD[2] | 发射器电源 | VPVDD≤VAVDD=VDVDD≤VTVDD | 2.5 | 3.3 | 3.6 | V |
PVDD[3] | 引脚电源 | VPVDD≤VAVDD=VDVDD≤VTVDD | 1.6 | 1.8 | 3.6 | V |
SVDD[4] | 测试引脚电源 | 1.6 | 1.8 | 3.6 | V | |
IDPD | Deep power-down电流 |
AVDD=DVDD=TVDD=PVDD=3V NPD=0,进入DPD模式 |
10 | uA | ||
IHPD | Hard power-down电流(register retention) |
AVDD=DVDD=TVDD=PVDD=3V NPD=0,进入HPD模式 |
5 | uA | ||
IAVDD | 工作电流 | AVDD=3V,接收使能(RcvOff bit=0 | 7 | 10 | mA | |
AVDD=3V,接收关闭(RcvOff bit=1) | 3 | 5 | mA | |||
IAVDD[5] | 射频工作电流 | 连续发射载波VTVDD=3.0V | 60 | 100 | mA | |
TA | 工作温度 | -30 | +85 | ℃ |
表2-2 TSC9812推荐工作条件
[1]AVDD必须等于DVDD
[2]TVDD电压必须大于或等于AVDD
[3]PVDD必须小于等于AVDD
[4]SVDD电压建议等于PVDD
[5]ITVDD取决于TVDD电压、及天线网络参数的设置。根据引用的需求不同,配置不同的天线网络,可以控制ITVDD小于100mA,也可以将ITVDD设置得更大以达到更远的射频操作距离